進階搜尋


 
系統識別號 U0026-0812200913502834
論文名稱(中文) 建構Blind-Build晶圓測試量產流程及成本分析--以A公司為例
論文名稱(英文) Construction of Blind-Build W/S Production Flow and Cost Analysis – A Case Study of “A” Company
校院名稱 成功大學
系所名稱(中) 工學院工程管理碩士在職專班
系所名稱(英) Institute of Engineering Management
學年度 95
學期 2
出版年 96
研究生(中文) 葉漢青
研究生(英文) Han-Ching Yeh
電子信箱 n0793116@mail.ncku.edu.tw
學號 n0793116
學位類別 碩士
語文別 中文
論文頁數 44頁
口試委員 指導教授-陳家榮
口試委員-林勇志
口試委員-郭訓德
口試委員-顏榮祥
中文關鍵字 產品生命週期  關鍵績效指標  晶圓測試  良率 
英文關鍵字 Product Life Cycle  Yield  Key Performance Index  Wafer Sor 
學科別分類
中文摘要 一般來說,從積體電路(Integrated Circuit;IC)設計開始至第一次晶圓產出,直到產品大量生產,晶圓測試良率一直是IC設計公司與晶圓代工廠之重要關鍵績效指標(Key Performance Indicators; KPI)。因此,IC設計公司與合作之晶圓代工廠在新產品開始投片生產時,便會每日監控晶圓測試良率,並把結果做為彼此溝通討論的議題,從中加以修正製程參數或更改IC設計,使產品功能更加完善,進而提升產品良率。當產品製程趨於穩定時,相對地晶圓測試良率必然穩定成長,而且產品銷售價格也逐漸下滑時,IC設計公司要如何節省成本,提高利潤,是每一個經理人所必須要考量的。
基於這樣的結果,本研究為針對晶圓測試製程上來做成本降低的考量,藉由統計與機率的方法,找出良率的趨勢,並藉由產品生命週期定義模式的搭配,來把產品良率趨勢劃分為三個階段,以提出所適用的晶圓測試流程,本研究則另外藉由過去的歷史資料提出一套改進式Blind-Build測試流程來做搭配,再從個案中選取晶圓批號做實例驗證,以確認其可靠性,並從中來分析產品價格與相對成本之關係,藉以擬定相對應之量產測試流程。
經本研究所蒐集的資料與實例驗證,此法確實可減少晶圓測試成本與提升產出效率。
英文摘要 Generally Speaking, from the beginning of IC design to first silicon debugging and till to mass-production, wafer sort yield is always the important key performance index between IC design house and the factory, so they will keep monitoring the daily wafer sort yield, and take it as a subject to discuss in the meeting. And based on the result they will also correct their process parameter or change the IC design to improve the product function to be perfect and increase product yield. When the process becomes more stable, in contrast, the wafer sort yield also becomes stable. But at this time the product sell price will also be dropped, so IC design house will need to know how to reduce their cost to increase their profit. That’s every Manager needed to take care.
According to this kind of result, our research focused on W/S process to reduce the cost. By using the method of statistics and probability, to find the yield trend and use Product life cycle to define 3 stages in the yield trend, and then to find the adapted test flow. Our research also provides a modified Blind-Build test flow for it. And then we select several lots to confirm if it is reliable. The next step is to analyze the relationship between the product price and relative cost, and then provide the appropriate wafer sort test flow to the different product stage.
From the data which we collect and verified, this method is worked and also reduces the cost and increase the efficiency in production.
論文目次 目錄

摘  要 i
Abstract ii
誌  謝 iii
目  錄 iv,v
圖 目 錄 vi, vii
表 目 錄 viii
第 一 章 緒論 1
1-1 研究背景與動機 1
1-2 研究目的及內容 1
1-3 研究架構與流程 2
第 二 章 文獻回顧 3
2-1 半導體技術及產品發展趨勢 3
2-1-1 產品生命週期(Product Life Cycle) 4
2-2 晶圓測試(Wafer Sort, W/S) 10
第 三 章 改進式Blind-Build晶圓測試流程建構 13
3-1 晶圓測試工作模式 13
3-1-1 100% 晶圓測試 13
3-1-2 Blind-Build 工作模式 15
3-2 晶圓測試良率趨勢(Yield Trend) 17
3-3 改進式Blind-Build晶圓測試流程 19
第 四 章 實例驗證 22
4-1 改進式Blind-Build晶圓圖建立與成本分析 22
第 五 章 結論與建議 34
5-1 研究結論 34
5-2 研究建議 35
參考文獻 36
附錄一 半導體製造流程簡介 38
附錄二 晶圓測試之測試項目 41
附錄三 光罩與晶圓圖對應關係 44
參考文獻 一、 中文部份
[1] 王鴻儒、簡禎富、李培瑞、徐紹鐘,“決策樹資料挖礦架構及其於半導體製程之實證研究”,科技管理學刊,第7卷,第1期,頁137-160,民國91年。
[2] 伍忠賢,實用策略管理,遠流出版事業股份有限公司,台北市,民國87年。
[3] 林瑞山,類神經網路於預測晶圓良率之應用,國立成功大學工業工程研究所,碩士論文,民國92年。
[4] 莊達人,VLSI製造技術,高立圖書有限公司,台北市,民國86年。
[5] 許志緯,整合缺陷點數與群聚指標之積體電路良率模式,國立交通大學工業工程研究所,碩士論文,民國91年。
[6] 黃大倫,半導體製程良率提升專家系統之失效模式與效應&晶圓允收測試異常分析,國立清華大學工程與系統科學研究所,碩士論文,民國89年。
[7] 陳順宇、鄭碧娥,統計學,華泰書局,台北市,民國87年。
[8] 簡禎富、林鼎浩、彭誠湧、徐紹鐘,“建構半導體晶圓允收測試資料挖礦架構及其實證研究”,工業工程學刊,第18卷,第4期,頁37-48,民國90年。
[9] 簡禎富、施義成、林振銘、陳瑞坤,半導體製造技術與管理,清大出版社,新竹市,民國94年。
[10] 簡禎富、林鼎浩、劉巧雯、彭誠湧、徐紹鐘、黃佳琪,“建構晶圓圖分類之資料挖礦方法及其實證研究”,工業工程學刊,第19卷,第2期,頁23-38,民國91年。
[11] 劉淑範、陳飛龍,“晶圓良率損失資料分群模式之研究”,工業工程學刊,第21卷第4期,頁328-338,民國93年。
二、 英文部份
[12] Chen, F. L. and Liu, S. F., “A neural-network approach to recognize defect spatial pattern in semiconductor manufacturing”, IEEE Transactions on Semiconductor Manufacturing, 13(3), 366-373 (2000).
[13] Douglas C Montgomery, Introduction to statistical quality control, Wiley, Inc., New York,(1985).
[14] Ken, R., S. Brain and H. Neil, “Using full wafer defect maps as process signatures to monitor and control yield,” IEEE/SEMI Semiconductor manufacturing Science Symposium, 129-135 (1991).
[15]Kenneth B. Kahn, Product Planning Essentials, Sage Publications, Inc., London, (2000).
三、網路部份
[16] Daren L. Dance, Wright Williams & Kelly; David Jensen, Sematech/AMD; and Randall Collica, Digital Semiconductor, “Developing yield modeling and defect budgeting for 0.25 µm and beyond”, Internet: http://www.micromagazine.com/, (1998).
[17] Gordon E. Moore, Moore's Law,
Internet: http://www.intel.com/technology/mooreslaw/index.htm
[18] Julie Segal, HPL; and Linda Milor and Yeng-kaung Peng, AMD, ”Reducing baseline defect density through modeling random defect-limited yield”, Internet: http://www.micromagazine.com/, (2005).
[19] Mark Chadwick, “Test takes new role in yield improvement”, Internet: http://www.eetimes.com, (2005).
[20]QuickMBA : http://www.quickmba.com/
[21]WikiPedia:http://en.wikipedia.org/
論文全文使用權限
  • 同意授權校內瀏覽/列印電子全文服務,於2007-08-01起公開。
  • 同意授權校外瀏覽/列印電子全文服務,於2007-08-01起公開。


  • 如您有疑問,請聯絡圖書館
    聯絡電話:(06)2757575#65773
    聯絡E-mail:etds@email.ncku.edu.tw